

本节内容

DRAM芯片 的关键技术


知识总览



DRAM芯片的关键技术


- 地址引脚复用技术 —— 目的：减少芯片引脚数量，从而减小芯片体积
- 刷新机制 —— 目的：解决DRAM存储元（电容）漏电问题
- 行缓存机制 —— 目的：加速读写地址连续的多个存储单元

存储器芯片结构图（SRAM、DRAM 都类似）



注：如果是 DRAM 芯片，通常采用地址引脚复用技术，虽然地址总位数为 12bit，但实际地址引脚仅需 6bit 即可。

DRAM芯片的地址引脚复用技术




$4M=2^{22} \rightarrow$ 地址总位数22bit

某 DRAM 芯片 ($4M \times 4$)

Vcc	1	24	Vss
D1	2	23	D4
D2	3	22	D3
WE	4	21	CAS
RAS	5	20	OE
Nc	6	19	A9
A10	7	18	A8
A0	8	17	A7
A1	9	16	A6
A2	10	15	A5
A3	11	14	A4
Vcc	12	13	Vss

地址引脚复用技术：行地址和列地址通过相同的引脚分两次先后输入，从而使地址引脚数量减少一半。



一个 $4M \times 4$ 位 DRAM 芯片的逻辑结构图

真题训练

【2014真题_15】某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（ ）。

- ✓ A. 19 B. 22 C. 30 D. 36

【真题改编】某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 SRAM 芯片构成，该 SRAM 芯片的地址引脚和数据引脚总数是（ ）。

- A. 19 B. 22 ✓ C. 30 D. 36

【解析】

- $4M \times 8$ ，意味着每个存储单元对应 8bit 数据，因此需要 8 个数据引脚
- $4M \times 8$ ，意味着一块芯片有 $4M = 2^{22}$ 个存储单元，因此需要 22 bit 表示完整地址
 - 如果是 DRAM，采用地址引脚复用技术，仅需 11 个地址引脚
 - 如果是 SRAM，所有地址位都要同时送入芯片引脚，因此需 22 个地址引脚

⚠注意：DRAM 芯片默认都要采用“地址引脚复用技术”，出题人不会好心地告诉你 $r(^u^l)_$

DRAM 刷新机制

64 × 64 × 8
存储矩阵

行列号 (1,0)
对应 8bit



行列号 (0,63)
对应 8bit

DRAM刷新机制：逐行定时刷新。每刷新一行，需要消耗1个存取周期。

DRAM刷新周期：为对某一特定行完成一次刷新后，到下一次对该行再次刷新的时间间隔。

【例如】在64ms内，可确保电容内保存的信息不失真（1→0）。则可设置刷新周期为64ms。

- 对于64行存储矩阵，可以每隔1ms刷新一行
- 对于128行存储矩阵，可以每隔0.5ms刷新一行



DRAM存储元件

- 1: 电容内存储了电荷
- 0: 电容内未存储电荷

电容的特性：



- 电荷会逐渐泄漏，因此需定时刷新
- 破坏性读出：若读出比特1，则电荷会全部流失，因此读后需立即再生（重写）

DRAM再生机制：每次读取后必须立即再生。若读出为0，则将电容充分放电；若读出为1，则重新充电。

注：读取某一地址时，对应的一整行存储元都会被激活（电容放电）。因此再生动作也是以行为单位。

如何理解“一整行存储元被激活”

若行地址为 000000
则第0行对应的行选线
输出高电平有效信号



想象，是发现的本质



64×64×8 存储矩阵的其中一个位平面

自行想象：在 Z 轴方向有8块同样的位平面堆叠在一起

存储阵列设计优化

Key: 存储阵列的规格设计（几行几列？），应综合考虑地址引脚数量、行刷新开销两个要素

- ⚠️ 地址引脚数量 = $\max\{\text{行地址位数}, \text{列地址位数}\}$
- ⚠️ 行刷新开销: 行数越少，刷新开销越小（因为每刷新一行都要消耗一个存取周期）

【例如】假设某存储芯片容量为 $4\text{M} \times 8\text{bit}$ ，刷新周期为 64ms

- 若存储阵列规格为 $2048 \times 2048 \times 8\text{bit}$ ，则地址引脚数量 = $\log_2 2048 = 11$ 个。64ms 内需要刷新 2048 次
- 若存储阵列规格为 $1024 \times 4096 \times 8\text{bit}$ ，则地址引脚数量 = $\log_2 4096 = 12$ 个，64ms 内需要刷新 1024 次

【真题2018_17】

17. 假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2\text{K} \times 1$ 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减小刷新开销，则 r 、 c 的取值分别是（ ）。

A. 2048、1

B. 64、32

☒ C. 32、64

D. 1、2048


- $2\text{K} = 2^{11} \rightarrow$ 地址总位数为 11bit
- DRAM 通常采用地址引脚复用技术，应将 11bit 拆分为行地址、列地址
- 选项A: 行地址 11bit，列地址 0bit（一维译码） $\rightarrow$ 地址引脚数=11，每个刷新周期需刷新 2048 次
- 选项B: 行地址 6bit，列地址 5bit（二维译码） $\rightarrow$ 地址引脚数=6，每个刷新周期需刷新 64 次
- 选项C: 行地址 5bit，列地址 6bit（二维译码） $\rightarrow$ 地址引脚数=6，每个刷新周期需刷新 32 次
- 选项D: 行地址 0bit，列地址 11bit（一维译码） $\rightarrow$ 地址引脚数=11，每个刷新周期刷新 1 次

缓存机制与突发传输

注：DRAM阵列的存取周期 = 若干个内存总线时钟周期

4行4列，对应
行、列地址各2bit
采用地址引脚复用技术，因此地址线宽仅需2位

每个存储单元对应8bit，因此，
数据线宽8位



- 设CPU对地址 1101 (行,列) = (2,1) 进行读操作
- 整个第二行都被激活 (电容放电, 破坏性读出, 需立即再生)
- 第二行的 $4 \times 8\text{bit}$ 被一次性加载到行缓冲器中, 后续可在每个内存总线时钟周期连续读出这些存储单元的数据 (8 位)
- 从而支持突发传输——CPU在寻址阶段提供首地址, 随后连续读取多个相邻存储单元的数据, 显著提升有效带宽

👉 一个DRAM芯片的简化示意图

要点回顾

DRAM芯片的关键技术

地址引脚复用技术

- 目的：减少芯片引脚数量，从而减小芯片体积
- 行地址和列地址通过相同的引脚分两次先后输入，从而使地址引脚数量减少

刷新机制

- 目的：解决DRAM存储元（电容）漏电问题
- DRAM **刷新周期** —— 对某一特定行完成一次刷新后，到下一次对该行再次刷新的时间间隔
- DRAM 按**逐行刷新**，应确保在一个刷新周期内，每一行都被刷新一次。每刷新一行需消耗一个存取周期，因此**行数越少刷新代价越低**
- 再生机制** ——
 - 当某一地址被读出后，应**立即再生**比特（恢复电容电荷）
 - DRAM 通常是**整行再生（重写）**

行缓存机制

- 目的：加速读写地址连续的多个存储单元
- 当访问某一地址时，将对应**一整行全部加载**到“**行缓冲器**”，之后便可在每个时钟周期连续读写各存储单元的数据（**突发传输**）